

参考資料

Application Note SBAA061

Super HiFi DAC Boardの設計 (EVM-1702の技術解説)

概要

このアプリケーション・ノートは、バー・ブラウンの誇る 高性能20ビットDAC PCM1702をベースに、最高の音質と性 能を追求したD/Aコンバータ・ユニット・ボードの設計法に ついて、具体的検討項目を含めて解説しています。

Super HiFi DAC Board (EVM-1702)は評価ボードとして供 給可能であり、この評価ボードに込められた設計テクニッ クの理解にも利用できます。

デジタル・オーディオのメインとなるアプリケーションは 何といっても音楽CDであり、現在非常に多くのCDプレー ヤ、DACユニットが各メーカから市販されています。周知 の通り、現在の音楽CDフォーマットは10年以上も前に制定 されたもので、その基本仕様は、サンプリングの定理に基 づき

*量子化ビット:16ビット

*サンプリング周波数:44.1kHz

に定められています。この既存のフォーマットでの理論性 能限界はダイナミック・レンジで表わせば98dBになり、他の アナログ・ソースに比べると充分だと思われてきました。

一方、ここ数年の間にこの既存のCDフォーマットからよ りワイドなダイナミック・レンジを得ようとする動向が多く みられます。これらは大別すると、CDの録音側において新 たな技術によりCDに現行フォーマットと互換性のある情報 を付加してダイナミック・レンジの拡張を行うものと、あく までも既存のCDフォーマットからD/A変換時にデータを加 工してダイナミック・レンジの拡張を行うものとがありま す。前者の代表例としては、SONY社によるスーパー・ビッ ト・マッピングや米国Pacific Microsonoic社のHDCD(High Definition Compatible Digital)があります。後者の代表例と しては、日本コロンビア社(DENON)のALPHAプロセッサ やケンウッド社のファイン・ドライブ等があります。

また、ADAやDVDに見られるように、CDフォーマット を根本的に改め、20ビット量子化、96kHzサンプリングの 音楽CDを新規に制定する動きもあります。

これらの方式、技術の詳細については他に譲るとして、 いずれのCD再生においても、最も重要かつ最大のポイント はD/A変換方式、デバイス(DAC)の設計と言えます。

DACデバイスの技術と動向に目をやれば、現在の中、高 級デジタル・オーディオ製品に用いられているオーディオ用 DACは、マルチビット方式およびデルタ-シグマ方式の2種 類に大別することができ、変換方式、音質傾向、アプリ ケーション等の条件によって使い分けられています。例え ば、ジッタや実分解能、ノイズの点ではマルチビット型が 有利であり、リニアリティの点ではデルタ-シグマ型が有利 であると一般的に言われています。10年も前のマルチビット 型DACはその動作原理上"ゼロクロス歪"の発生が避けら れず、外部から補正したりしていましたが、バー・ブラウン においては新技術、アーキテクチャの開発により"ゼロクロ ス歪"の発生を根本から解決したDACを供給しています。

現在バー・ブラウンのマルチビット型DACで、市場で最も 好評を得ているモデルに"PCM1702P/U"があります。 PCM1702は"サイン・マグニチュード方式"の採用により、 "ゼロクロス歪"を根本的になくした20ビット分解能DACで、 低歪率、高S/N比、ワイド・ダイナミック・レンジを有して います。特に微小信号の再現性は、他のDACに比べ抜群の 特性を発揮し、他のDACの追随を許しません。

Super HiFi DAC Board EVM-1702においては、この PCM1702をベースにしてDACユニットを設計していきます が、設計に際してはDACのパラレル接続およびノイズ・フ リー動作、アナログ回路技術、パターン設計技術等、詳細 に解説していきます。基本コンセプトとしては、シンプ ル&ストレート、アナログ/デジタル完全分離、もうひとつ の目玉として前述のHDCDデコード対応とし、その名の示 す通りのSuper HiFiサウンドと高性能を目指します。

目標スペックの設定

Super HiFi DAC Board の詳細設計の前に、ここでは一般 的な性能仕様であるダイナミック特性を始めとする各特性、 機能、電源条件等についての目標スペックを設定します。

まず、デジタル・オーディオで最も一般的に用いられるダ イナミック特性について考察、設定します。基本的な測定 条件としては、データ・ビットは16ビット、20ビット両方と し、測定帯域は20kHz、特に記述のない限りEIAJでの規格 によるものとします。

(1)THD + N(0dB) : 0.0020%(16ビット)
: 0.0010%(20ビット)
(2)ダイナミック・レンジ(EIAJ) : 98dB(16ビット)
: 108dB(20ビット)

(3)S/N比(EIAJ): 118dB

- これらの主要特性の他、次に示すような各仕様を定めます。 *20ビット分解能
 - * サンプリング・レート: 32kHz、44.1kHz、48kHz * 標準デジタル・オーディオ・インターフェース対応EIAJ CP-1201 * 光・同軸 入力対応
 - *8倍オーバー・サンプリング
 - *HDCD**デコード機能**
 - *オプショナル2ndPLL回路
 - *完全デジタル/アナログ分離(アイソレーション)
 - *シンプル&ストレート アナログ信号フロー
 - *DACパラレル接続、選択可
 - *ポストLPF構成、選択可
 - *ステレオ2Vrms出力
 - *高音質
 - *2**レイヤー**PC**ボード、厚み強化銅箔パターン、ボードサイ** ズ297mm× 210mm(A4)
 - ***電源供給:**+5V**デジタル** ±5V**アナログ**(DAC)

±8Vから±18Vアナログ(Amp)

これらの目標性能、機能はSuper HiFi DAC Boardが最高の音質と 性能を発揮するために必要な項目で、これを達成するために詳細 検討、設計を進めます。

ブロック図

Super HiFi DAC Boardの簡略ブロック図を図1に示します。大 別すると、このボードは主にデジタル部とアナログ部で構成され ており、デジタル部、アナログ部両セクションはデジタル・アイ ソレータによって完全分離(Isolation) されます。デジタル部は主 にデジタル・オーディオ・インターフェース DAI レシーバ・デバイ スとHDCDデコード機能付8倍オーバー・サンプリング・デジタル フィルタ・デバイスで構成しており、ここでのキー・スペックは、 DAI レシーバの生成クロック・ジッタとデジタルフィルタの通過/ 阻止帯域 周波数特性となります。アナログ部は、20ビットDAC PCM1702とオペアンプによるI/V変換およびポストLPFで構成し ており、このアナログ部でのキー・スペックはDAC PCM1702の THD + N等のダイナミック特性、I/VおよびポストLPFに用いる オペアンプの各ダイナミック特性、回路構成になります。また、 デジタル部とアナログ部のアイソレーション信号伝送はこのボー ドの最重要事項で、アナログ部、特にDACのノイズフリー・オペ レーションに必要不可欠な仕様です。デジタル・アイソレータの キー・スペックは信号伝送ディレイと絶縁(アイソレーション)特 性となります。このアイソレーションにより、実際の動作におい て、デジタル部の電源コモンとアナログ部の電源コモンを共通接 続する必要がなくなるので、デジタル・ノイズのアナログ部への 回り込みを一切回避することができます。

デジタル部の実設計

(1)DAIレシーバ・デバイスの選択と設計概要

デジタル・オーディオ・インターフェース規格としては、S/ PDIF、AES/EBU、IC958、EIAJ CP-1201等がありますが、EVM-1702の場合、基本的にはCDソフトの再生を行うわけですから、 民生フォーマットを完全に再生できればDAIレシーバは何でもか まいませんが、生成クロックのジッタ・レベルが重要な選択基準 となります。

現在、多くのDAIレシーバICが市販されていますが、最も重要 であるジッタに関しての条件を加味すると使用可能なものは限ら れており、実際にはCrystal(AKM)社CS8412が最も低ジッタ性能 であることから、ここで選択することにします。このCS8412の ブロック図を図2に示します。CS8412は受信したデータに応じた データを再生し、256fsのシステム・クロックを生成します。この 256fsのジッタ量は100ps程度であり、後述するジッタの変換精度 への影響はほとんどないと言えるレベルです。CS8412は16ビッ トから24ビットのオーディオデータを出力可能で、サンプリン グ・レートは32kHzから48kHzまで対応します。また、CSビット からディエンファシス、サンプリング・レートのデータを再生



図1. EVM-1702のプロックダイアグラム



図2. CS8412ブロック

し、エラー情報とともに次段のPMD100の動作設定に使用します。

CS8412のインターフェース入力は、PXP、PXNのRS422対応入 カピンに入力します。この場合、同軸入力(0.5Vpp)レベルも光 トスリンクのTTLレベルもCカップルで直接接続でき、接続され ている側の入力に自動選択されます。なお、CS8412の詳細につ いてはCrystal(AKM)社のデータシートを参照下さい。

(2) HDCDデコード、8倍オーバー・サンプリング・デジタルフィル タの選択と設計概要

HDCDデコードは米国Pacific Microsonic社のライセンス製品 であり、HDCDデコードICの使用には同社とのライセンス契約が 必要で、バー・ブラウンはこのライセンス契約を結んでいます。 HDCDデコード機能は同社より"PMD100 "といったモデルが供給 されています。このPMD100は、HDCDデコード機能に加え、8 倍オーバー・サンプリングのデジタルフィルタ機能を有してお り、他にもデジタル・ディエンファシス、ソフトミュート等の機 能を持っています。また性能的には最も重要な"20ビット入出力" が可能であり、デジタルフィルタの阻止帯域減衰量も100dB以上 あるため、EVM-1702に最適なデバイスです。PMD100には、 HDCDデコード時のゲインが通常のCDのデコード時に比べて 6dB低くなる特性をデジタル的に補正する機能がついています が、これを行うと通常CDの量子化レベルを6dB(1ビット)ロスす ることになるので使用しません。

デジタル部の総合設計

図3に、オプションの2ndPLL回路を含むデジタル部の総合回路 を示します。

2ndPLL**回路とジッタに関しては後述しますので、ここでは** CS8412とPMD100との接続を中心に解説します。

CS8412周辺

CS8412のピン9、ピン10には0.047μFを介して光トスリンク "TORX-176 "と75Ω終端の同軸(COAX)入力を接続します。ピン20 にはPLLのループ・フィルタを構成するCR(0.047μFと1K)を接続 します。ピン18、23、24はCS8412の出力データ・フォーマットを 設定しており、ここでは16ビットから24ビットまで全てのデー タ・ビットに対応するため24ビット前詰めとしています。ピン1、 3、15はCSビット関連信号でHC04とHC595シフトレジスタによ り、ディエンファシス、fs(サンプリング・レート)の情報を抽出 し、PMD100および2ndPLLに設定データを伝送します。 SDATA、SCK、FSYNCはPCMオーディオデータで、FSYNCは 基準サンプリング(fs)クロックとなります。また、MCK(ピン19) は256fsのシステム・クロックで、FSYNCとこのMCKはジャンパ を介してPMD100に伝送されます。

PMD100周辺

PMD100では、ピン1およびピン2でDATAおよびビットクロック (SCK)を受け、ピン28でLRCKクロック(FSYNC)を受けます。ま た、ピン6(XTI)に256fsまたは384fsのシステム・クロックを供給し ます。LRCKとXTIはジャンパによりCS8412からの信号とPLLか らの信号の選択を行いますが、オプションのPLLは384fsを出力 し、CS8412は256fsを出力するため、PMD100の基本動作クロッ クの設定をピン3(XTIM)で行い、これをジャンパで選択していま す。ピン9=LはPMD100の動作設定のスタンドアローン・モード の選択、ピン13=Lは入力DATAの24ビット前詰めフォーマット を選択しています。ピン16、18は、ディエンファシスON/OFFお よびfs周波数(48kHz/44.1kHz)の制御です。ピン27は再生信号が HDCD対応か否かの検出出力で、LEDの表示とピン19(SCAL)の 制御に用いています。CS8412のエラー発生時のERF信号は PMD100のピン17(HMUT)に直接接続し、エラー発生時はデータ 出力を強制的にMUTEします。ピン23、24、25、26の各出力は DACへのオーディオデータ信号で、ここではピン10、11の設定 により20ビット出力になっています。この信号はEVM-1702では アイソレータISO150に伝送されます。

オプション2ndPLL回路

オプション2ndPLL回路の動作ブロックを図4に示します。 V18M432は低ジッタVCOモジュールで、384fsのクロックを出力 します。PLLとしては、384fsクロックをHC163/HC593で分周し てfsクロックとし、これをCS8412のfsクロックとHC4046で位相 比較し、比較出力をCRによるループ・フィルタを介してV18M432 の発振周波数制御入力とするループで動作します。この2ndPLL 回路の有無によるDACの変換精度への影響についての検討を次に 行います。



図4. 2nd PLL ブロック







図5. アパーチャエラーの概念

クロックジッタのDAC変換精度への影響

クロックジッタのDAC変換精度への影響は、マルチビット型 DACの場合基本的にアパーチャ・エラーの理論を適用することが できます。図5にこの基本概念を示します。図5において、DACの 変換レート・タイミングは入力データのサンプリング・レート (EVM-1702においてはPMD100のWCKOクロック、PCM1702の LEクロック)となります。この変換レートTrは、

Tr=1/nfs

- fs:サンプリング・レート(44.1kHz、CD)
- n:オーバーサンプリング・レート(n=8、PMD100)

で求められ、EVM-1702での変換レートは、

44.1kHz \times 8 = 352.8kHz

 $Tr = 1/352.8 kHz = 2.83 \mu s$

になります。この変換レートはデジタルフィルタPMD100の WCKOクロックで、このWCKOクロックのタイミング精度は PMD100のXTI入力クロック精度で決まります。図5において、 DACのD/A変換出力V_{out}は、タイミングtsのポイントでPoです が、入力クロックにジッタがあると、そのジッタ分tAにより真値 Poに対しP1、P2となり、この差Aeは振幅誤差となります。この 誤差はアパーチャ・エラー Aeとして定義され次式で求められます。

Ae = d(Asin 2π fa)tA/dt = 2π fa \times tA

このとき

A:信号振幅レベル

fa:信号周波数

tA:アパーチャ・エラー

この誤差Aeを量子化ビットに応じた理論量子化誤差Nqと比較 することにより、変換精度への影響度を検証することができます。 例えば、16ビットにおける理論量子化誤差Nqは、0.0015% of FSRであり、ジッタによる誤差Aeは0.0015%以下としなければな りません。式(1)から信号周波数faを1kHzと20kHzとした時の許 容タイミング誤差(アパーチャ・エラー) tAを求めると、

fa = 1kHz, tA < 2.39nsec

fa = 20kHz, tA < 119.4psec

となります。すなわち、オーディオ帯域である20kHzまで16ビット量子化誤差以内にジッタによる影響を抑えるには約120ps以内のクロックジッタが要求されます。この要求ジッタ量tAは、サイン波の1サンプルのみにおける誤差を表わしているので、連続し

ている信号に対してはサイン波の1周期に対しての誤差を求めな ければなりません。この誤差をジッタ歪 THDjとすれば次式で求 めることができます。

THDj =
$$\varepsilon$$
rms/Erms = $\frac{\sqrt{\frac{1}{n} \sum_{i=1}^{n} {Ae(i)}^2}}{Erms}$ (2)

このとき

Erms:信号レベル erms:ジッタ誤差 n:サイン波1周期におけるサンプリング数 Ae(i):各サンプリング・ポイントにおけるアパーチャ・エ ラー

式2)より、実際の許容ジッタ・レベルは、サイン波においては 平均化されて歪となるので、前述の式(1)から逆算した値よりは 若干甘くなることを意味します。一方、CS8412の256fsクロック のジッタ・レベルは実測で100psから200ps程度であり、特に信号 周波数1kHzにおいては全く問題となるレベルではないことが検 証できます。すなわち、EVM-1702では、2nd PLLなしの条件で もさほどクロック・ジッタの影響を受けないD/A変換が可能であ ることになります。ただし、20ビット・データに対しては理論上 の許容ジッタ・レベルは桁違いに厳しくなり、2ndPLLのジッタが 100ps以下であっても満足するレベルにはなり得ません。ただ、 20ビットでの量子化誤差レベルNqは0.00009375%であり、DAC PCM1702自体のTHDレベル(THD + N0.001%(標準))とのバラン スも考慮しなければなりません。

デジタル・アイソレータ部の設計

一般的に、デジタル信号の絶縁伝送に用いられているフォトカ プラは、伝送速度、動作電圧、絶縁特性、信頼性等の条件でその 選択には熟考が必要です。パー・ブラウンの'ISO150 'はDual Bi-Directional Digital Couplerであり、フォトカプラの欠点を解消し たデバイスです。図6にISO150のブロック図を、表1に電気的特 性をそれぞれ示します。

具体的な設計はピン接続のみで、デジタル側では送信モードと して、PMD100からのデジタル信号、WCKO、BCKO、DOL、 DORを2個のISO150に入力します。また、アナログ側では受信 モードとして、各クロックをDAC PCM1702に供給します。 ISO150は1500Vrmsの絶縁耐圧を有しているので、デジタル・ア ナログ間のコモン電圧差があっても動作上問題ありません。した





(1)

がって、デジタル部の電源コモンとアナログ部の電源コモンを接 続し共通グランド・コモンとする必要がなく、デジタル部のノイ ズが共通グランドを介し回り込むことがないため、アナログ部の ノイズフリー動作を実現します。ISO150のクロック伝送遅延時 間はnsオーダの値がありますが、これは伝送遅延であり、ジッタ ではありませんので、ここでは特に問題とはなりません。図7に EVM-1702でのISO150の接続図を示します。

DACの選択とDAC部の設計

Super HiFi DAC BoardのTHD + Nを始めとするダイナミック 特性は、使用するDACの特性でほとんど決まります。すなわち



図7. ISO150接続例

DACデバイスはキー・デバイスであり、極めて重要な選択となり ます。また、DACデバイスの使用方法に関しても、その性能を発 揮させるための十分な検討が必要です。この章では、これらの詳 細について順次解説します。

DACデバイスの選択

現在市販されているDACデバイスの中で最も性能的に優れてい るのがパー・ブラウンのPCM1702です。ダイナミック特性は当 然、前述の目標スペックを満足するレベルである必要があり、 PCM1702のスペックと比較してみます。図8にPCM1702のブ ロック図を、図9に基本接続およびピン配置を、表2に電気的特性 をそれぞれ示します。まず、基本性能として

*20**ビット分解能**

*8倍オーバー・サンプリング対応

であることが必要ですが、表2から、これは問題なく満足します。 ダイナミック特性としては、

- THD + N(0dB): 0.001%(標準), 0.0015%(最大)
- (-60dB): 0.3%(標準) 0.6%(最大)

ダイナミック・レンジ:110dB(標準)

S/N比: 120dB(標準)110dB(最小)

となっており、目標スペックに対して対応可能な値です。 PCM1702にはTHD + N特性のレベルにより3種類のグレードがあ りますが、ここでは、最高グレードのKグレードを選択します。 また、パッケージは組み立てと交換のしやすさからDIPタイプと します。したがって、正式モデル名は、PCM1702P-Kとなりま す。保証スペックに現れないPCM1702の優位性のひとつは実質 的に微小信号分解能で、特にEVM-1702においてはノイズ・フリー 動作の実現に必要不可欠です。

		ISO150AP, AU			
パラメータ	条件	最小	標準	最大	単位
絶縁特性					
定格電圧、連続	60Hz	1500			Vrms
局部放電、100%テスト済み ^⑴	1s, 5pC	2400			Vrms
沿面距離(外部)					
DIP- " P " パッケージ			16		mm
SOP- " U " パッケージ			7.2		mm
内部絶縁距離			0.10		mm
絶縁電圧過渡耐量dv/dt ⁽²⁾			0.6		kV/μs
バリア・インピーダンス			>1014 7		ΩpF
リーク電流	240Vrms,60Hz		0.6		μArms
AC 特性					
データ・レート、最大 ⁽³⁾	$C_{L} = 50 pF$	50	80		M Baud
データ・レート、最小		DC			
伝搬時間(4)	$C_{L} = 50 pF$	20	27	40	ns
伝搬遅延スキュー差 ^⑤	$C_{L} = 50 pF$		0.5	2	ns
パルス幅歪 ⁽⁶⁾	$C_{L} = 50 pF$		1.5	6	ns
出力立ち上がり/立ち下がり時間、10%から90%	$C_{L} = 50 pF$		9	14	ns
モード切替え時間					
受信から送信			13		ns
送信から受信			75		ns

注: (1)すべてのデバイスが1秒間のテストを受けます。合否判定規準は、5pC以上の5つ以上のパルスの有無です。(2)データ・エラーなしで耐えうる、絶縁パリア両端の 電圧変化の割合。(3)データ・レートが0.3/PWDのときの最大パルス幅歪 (PWD)から計算。(4)伝搬時間はV_{IN}=1.5Vを起点とし、V₀=2.5Vまでの時間。(5)すべての伝送方 向の組合せにおけるチャンネルAとチャンネルBの伝搬時間の差。(6)立ち上がりエッジと立ち下がりエッジの伝達時間の差。

表1. ISO150仕様

DAC 部の 設計

ここでは、PCM1702によるD/A変換回路の実際の設計につい て解説します。

PCM1702の電源供給、接続

図9に示すように、PCM1702にはアナログ系の±V_{cc}電源とデジ タル系の±V_{DD}電源があります。今回は特にノイズ・フリー動作を 追求することから、この電源(グランドを含む)接続に関して考 察します。図10にPCM1702の内部簡略等価ブロック図を示しま



図8. PCM1702プロック図

す。この図は内部動作を理解する上で重要なので、じっくり眺め て下さい。まず、トランジスタQ1からQ6は各ビットのカレント・ セグメントを構成しており、このカレント・セグメントの電流I。が 実際のDAC出力信号I_{OUT}となります。I_sはQ3(Q6)のエミッタ抵抗 R_aとベース・バイアス電圧V_{BIAS}で決まります。このV_{BIAS}はREF、 SERVOの各バイアスおよび安定化回路で安定化されています。



図9. PCM1702基本接続図

	РСМ1702 Р/U、–J、–К			
パラメータ	最小	標準	最大	単位
デジタル入力 分解能 ロジックレズル		20		Bit
U V V V V V V V V V V V V V V V V V V V	2.4 0	12.5	+V _{DD} 0.8 ±10 ±10 20.0	VDC VDC μA μA MHz
伝達特性 ゲイン誤差(電流出力) ダイナミックレンジ(THD+N at V _o = −60dB、with IHF-A Filter) バイポーラ・ゼロ誤差 Low Level Linearity(f = 1002Hz、at–90dB) S/N(バイポーラ・ゼロ点、IHF–Aフィルタ)	110	±1.0 110 ±6.0 ±0.5 120	±3.0	% dB μA dB dB
全高調波歪率 ⁽¹⁾ PCM1702P/U $V_o = F/S$ PCM1702P/U-J PCM1702P/U-J PCM1702P/U-K $V_o = -20dB$ PCM1702P/U-J PCM1702P/U-J PCM1702P/U-J PCM1702P/U-K PCM1702P/U-K $V_o = -60dB$ PCM1702P/U-J PCM1702P/U-J PCM1702P/U-J PCM1702P/U-J PCM1702P/U-J PCM1702P/U-J PCM1702P/U-J		0.0025 0.0015 0.0010 0.008 0.007 0.006 0.5 0.4 0.3	0.0040 0.0025 0.0015 0.020 0.015 0.010 1.0 0.8 0.6	% % % % % % % %
出力 バイポーラ出力電流 出力インピーダンス 出力短絡保護		±1.2 1.0 モンに対して無限	۲.	mA kΩ
電源条件 電源電圧:+V _{cc} =+V _{DD} -V _{cc} =-V _{DD} 電源電流:+I _{cc} (+V _{cc} 、+V _{DD} 共通接続) -I _{cc} (-V _{cc} 、-V _{DD} 共通接続) 消費電力(Fclk=8.46MHz)	+4.75 -4.75	+5.00 -5.00 +5 -25 150	+5.25 -5.25 +9 -41 250	VDC VDC mA mA mW

注:(1)データレート8fs(352.8kHz)理想20ビット・データ、信号周波数f=1002Hz、平均値測定。

表2. PCM1702仕様

BPOは I_{OUT} に接続して出力をバイポーラ(±1.2mA)にするためのオフセット回路です。これらの各回路はアナログ系の電源(±V_A)で動作しており、特に、 $-V_A$ にはカレント・セグメントが直接つながっていることで、この $-V_A$ ライン上のノイズには最も注意する必要があることを意味します。

一方、Q1、Q2(Q4、Q5)の各トランジスタは、入力データに応 じたスイッチ動作を行い、各ペースはラッチ回路に接続されてい ます。このラッチはデジタル系の電源(±V_D)で動作しており、こ のトランジスタにはI。のDAC出力信号が流れ、同時にデジタルの スイッチング信号が加わっていることになります。このことか ら、両電源はいずれにしろ極めてクリーンな状態に保つことが重 要であることが理解できます。アナログ系、デジタル系どちらも DAC自体のスイッチング動作をするので、このノイズの干渉を最 小限に抑えなければなりません。このスイッチング・ノイズのエ ネルギーは当然動作電圧に比例するので、具体的には、デジタル 系の動作電源電圧を低めに設定し、アナログ系電源との間をフィ ルタリングします。図11にこれらの点を考慮したDAC部の電源回 路(リップル・フィルタ)を示します。PCM1702の保証電源電圧 は、±4.75Vが下限となっていますが、デジタル系電源は実力的に は±4.0V程度まで動作可能であるため、pn接合分の約0.6Vの低電 圧動作は実用上問題なく動作します。

PCM1702パラレル接続の設計

このDACのパラレル接続については、既にアキュフェーズ社の CDプレーヤにおいてMMB(Multiple Multi-Bit)方式としても応用 されている方式です。DAC PCM1702のパラレル接続は、特に EVM-1702でのS/N比の目標スペックの達成と、マルチビット型 DAC固有のTHD+N特性のバラッキの抑圧に必要な手段で、この 章では、パラレル接続の原理と実設計について解説します。

図12にDACのパラレル接続の基本原理を示します。各DACは 信号S、歪THD、ノイズNをそれぞれ有しています。個々のDAC の信号Sは全く同一信号ですが、THD、Nについてはランダムな パラツキがあります(保証値以内で)。各DACの出力をパラレル接 続により単純に加算したとすると、加算後の出力信号'S'(total) は、パラレル接続個数'n"によりS(total) = nSとなります。







図10. PCM1702簡略等価回路

一方、出力ノイズ N (total)は、個々のノイズをランダムノイ ズとすれば、二乗平均によりN (total) = √nNとなり、原理上S/N 比がパラレル接続により改善されることがわかります。歪率 THDについても、DACの特定のビットでの微分直線性誤差と方 向が全て一致している場合は効果が少ないと思われますが、同様 にパラレル接続により改善することができます。EVM-1702で は、最大パラレル個数 n をn = 4としていますので、ノイズにつ いては6dBの改善効果があります。ただし、実際には出力信号レ ベルをCDプレーヤの標準出力2Vrmsに合わせると、ノイズの抑 Eは、全体での残留ノイズレベルで制限されるために120dBを超 えるS/N比を達成するのは困難と言えます。実力的には118dBか ら120dB程度のS/N比となると思われます。

図13にチャンネルあたり1個のPCM1702の接続図を示します。 パラレル接続の場合、デジタル入力とアナログ出力I_{our}をそれぞ れパラレルに接続すればかまいません。ただし、各デカップリ ングのコンデンサは、各ICのピンにそれぞれ接続し、共通で用い ることはできません。前述の内部等価回路から、REF、SERVO の各デカップリング・コンデンサは対-V_{cc}間に、BPOのデカップ リング・コンデンサは対グランド間に接続します。特に、BPO端 子は信号I_{our}へのノイズ・フィルタとして機能するので、音質への 影響は最も大きく、使用するコンデンサの品種はオーディオ用の ものを選択し、最終的にはヒアリングで決めることをお勧めしま す。図14にDAC部の両チャンネル各パラレル個数 n = 4での総合 回路を示します。



図13. PCM1702基本応用回路







図14. DAC部総合回路

I/V変換回路の設計

DAC PCM1702の信号出力は±1.2mAの電流出力であり、何らか の方法で電圧に変換しなければなりません。I/V変換の方式とし ては、単純な抵抗負荷によるもの、オペアンプによるもの、ディ スクリートによるものがありますが、それぞれに長所、短所があ ります。抵抗負荷方式は最もシンプルで、抵抗が受動部品である ことから歪の発生はほとんど無視できます。図15に抵抗負荷によ るI/V変換の原理を示します。I/V変換後の電圧V₀は次式で求め られます。

$$V_{o} = I_{out} \times RL = I_{out} \times (R_{o} / / R_{L})$$
 (3)

このとき

R₀: DAC**内部出力インピーダンス**

R₁:負荷抵抗

この方式の欠点は、図15の等価回路から、DACのI_{out}とグラン ド間には保護ダイオードが接続されているので、pn接合の順方向 電圧0.6V以上の電圧振幅が得られないことです。次に、オペアン プによるI/V変換の基本原理と等価回路をノイズ解析とともに図 17に示します。I/V変換の基本伝達特性は、トランスインピーダ ンス特性で表わされますが、通常では次式でI/V変換出力V₀を求 めることができます。

$$V_{o} = I_{out} \times Rf$$
 (4)

で求められ、一般的に最も用いられているのがこのオペアンプに



図15. 抵抗I/Vの原理



図16. オペアンプ///の原理

よる方式です。一部ではオペアンプによるI/V変換を敬遠する傾向もありますが、これはオペアンプの性能に問題があるためで、 まともなオペアンプを使用すれば求める性能、音質を得ることは可能です。このことから、EVM-1702では、シンプル&ストレートの思想で、なおかつ性能、音質を満足させることから、オペアンプによるI/V変換を選択します。

回路がシンプルなので、オペアンプの選択がこのI/V変換では 最重要検討項目となります。その検討項目をI/V変換用に解説し ます。

オペアンプの選択基準とI/V変換との関係

DACのI/V変換では、比較的高速のデータレートで入力信号が 変化するので、まずはスピード、すなわちオペアンプのダイナ ミック特性が重要となります。

このダイナミック特性としては、

*開ループ・ゲイン/位相周波数

*セトリングタイム

*スルーレート

があり、また、その他の重要特性としては、

*オーディオ・バンド・ノイズ

*DCオフセット電圧/バイアス電流

*****THD + N

となります。では、具体的な選択基準の検討について解説します。 開ループ・ゲイン/位相特性は、オペアンプ内部で複雑な位相補 正のない、フラットな特性が必要で、経験的ですが、ユニティ・ ゲイン周波数が少なくとも5MHz以上、できれば10MHz程度まで あることが重要です。高速性の基本特性はこの開ループ・ゲイン 特性でほとんど決まります。セトリングタイムは、モデルによっ ては規定していないものもありますが、実際の変換では重要なパ ラメータで、スルーレートが高くてもこのセトリング・タイムが 長いと実用できません。44.1kHzの8倍オーバー・サンプリングで の変換レートT,は、

$$T_r = 1/(44.1 \text{kHz} \times 8) = 2.83 \mu \text{s}$$
 (6)

となり、少なくともこのT_の半分以下の時間で信号が所定の値へ 整定していなければなりません。このセトリングタイムが長い と、所定の値へオペアンプ出力が整定する前に次のデータへ入力 が変化することになり、高速な変化データ変化への正確な追従性 が失なわれてしまいます。スルーレートは同様に、8倍オーバー・ サンプリングで、2Vrms(約6Vpp)の信号を得ようとした場合、

$$SR = 2\pi \times 352.8 \text{kHz} \times 6\text{V} = 13.3 \text{V/}\mu\text{s}$$
 (7)

が最低必要な値になりますが、実際には20kHzのフルスケール変 化が、1サンプルの間にはないので一応の目安とします。オー ディオ・バンド・ノイズについては、120dBのS/N比を実現するた めには、単純計算で2Vrmsの-120dB、すなわち、2µVrms以下が 要求されます。オペアンプのノイズ規定では雑音スペクトラム密 度の単位が用いられるので、この場合は周波数帯域でrmsに換算 します。経験的な目安としては、10nV/√Hz程度です。ただ、 S/N比規定では聴感補正フィルタが用いられるので、周波数帯域 が制限されことになり若干の余裕はあります。ノイズ仕様は周波 数帯域と直接関係するので、この点スペックの判断には注意しま す。DCオフセット電圧とバイアス電流は、I/V変換のオフセット 誤差になります。あまり大きいと出力オフセット電圧が大きくな るので、悪くても数mV以下のものを選択します。

実際のオペアンプの選択とI/V変換回路の設計

これまで解説したオペアンプへの要求性能を考慮し、EVM-1702ではパー・ブラウンのOPA627APを選択します。図17に OPA627の開ループ・ゲイン/位相特性を、表3に電気的特性を示し ます。OPA627APの主要パラメータを前述の要求性能と比較して みると、

開ループ・ゲイン(ユニティ・ゲイン)周波数: 15MHz



図17. OPA627開ループ・ゲイン/位相特性

		OPA627BM/BP/SM OPA637BM/BP/SM		OPA627AM/AP/AU OPA637AM/AP/AU				
パラメータ	条件	最小	標準	最大	最小	標準	最大	単位
ノイズ 入力電圧ノイズ ノイズ密度、f = 10Hz f = 100Hz f = 1kHz f = 10kHz 電圧ノイズ、BW = 0.1Hz ~ 10Hz 入力パイアス電流ノイズ ノイズ密度、f = 100Hz 電流ノイズ、BW = 0.1Hz ~ 10Hz			15 8 5.2 4.5 0.6 1.6 30	40 20 8 6 1.6 2.5 60		20 10 5.6 4.8 0.8 2.5 48		$\begin{array}{c} nV/\sqrt{Hz}\\ nV/\sqrt{Hz}\\ nV/\sqrt{Hz}\\ nV/\sqrt{Hz}\\ \mu Vp-p\\ fA/\sqrt{Hz}\\ fAp-p \end{array}$
開ループ・ゲイン 開ループ電圧ゲイン 全仕様温度範囲 SMグレード		112 106 100	120 117 114		106 100	116 110		dB dB dB
周波数応答 スルーレート:OPA627 :OPA637 セトリングタイム:OPA627 0.01% 0.1% OPA637 0.01% 0.1% ゲイン・バンド幅積:OPA627 :OPA637 全高調波歪 + ノイズ	G = -1、10Vステップ G = -4、10Vステップ G = -1、10Vステップ G = -1、10Vステップ G = -4、10Vステップ G = -4、10Vステップ G = -4、10Vステップ G = 1 G = 10 G = +1、f = 1kHz	40 100	55 135 550 450 450 300 16 80 0.00003		*	* * * * * * *		V/μs V/μs ns ns ns MHz MHz %
電源 定格動作電圧 動作電圧範囲 電流		±4.5	±15 ±7	±18 ±7.5	*	*	*	V V mA
出力 出力電圧 全仕様温度範囲 出力電流 短絡電流 出力インピーダンス、開ループ	$R_L = 1k\Omega$ $V_o = \pm 10V$ 1MHz	±11.5 ±11 ±35	±12.3 ±11.5 ±45 +70/-55 55	±100	* * *	* * * *	*	V V mA mA Ω

*印仕様は" B "グレードと同一。

表3. OPA627仕様

セトリングタイム: 550ns(0.015/10Vステップ)

スルーレート:40V/µs(最小)

雑音密度:10nV Hz(100Hz)

DCオフセット電圧: 250µV(最大)

と全ての仕様を満足していることがわかります。すなわち、 OPA627APはEVM-1702でのI/V変換に最適なデバイスであると言 えます(もちろん、アップグレードのOPA627BPでも可)。

図18に後述のポストLPF部も含めたI/V変換部の全回路図を示します。

帰還抵抗RFは、PCM1702のパラレル個数nと出力電圧レベル V_oで設定します。PCM1702のI_{our}は±1.2mAなので、

$$V_{o} = n \times \pm 1.2 \text{mA} \times \text{RF}$$
 (8)

の関係となり、例えば、 $V_o = 6V(2Vrms)$, n = 4ならば、式(8)よ リRF = 625 Ω となります。このRF値は、使用条件によって設定を 変えることができます。また、帰還容量CFはデータ変化時の余 計なオーバー(アンダー)シュートの補正効果に利用し、これも 経験的ですが、回路のトランス・インピーダンス・カットオフ周波 数ftを1MHzから3MHz程度に設定します。ftは次式になり、RFに よって変わります。

ft

$$= 1/2\pi \operatorname{RF} \operatorname{CF}$$
 (9)

例えば、ft = 2MHz、RF = 630Ωなら、式(9)よりCFは126pFと なります。この定数は、セトリングタイムとの関連も考慮し、実 装時に実変換波形を観測して出力変化追従性を満足する値とする ことでもかまいません。

ポストLPF部の設計

I/V変換されたアナログ信号は、オーディオ信号の他にオー ディオ帯域外のサンプリング・スペクトラムを含んでいるので、 この帯域外成分をポストLPFで除去します。EVM-1702の場合 は、デジタルフィルタとしてのPMD100が100dB以上の阻止帯域 減衰量を有しているため、比較的急峻なカットオフ特性を必要と しない、次数の少ないフィルタで構成することができます。ポス トLPFの構成、設計は音質への影響が意外に大きいので注意しな ければなりません。EVM-1702クラスの標準的なポストLPFとし ては、2次から3次のアクティブフィルタとするのが最適と思われ ます。



図18. EVM-1702回路図

使用オペアンプの選択

ポストLPF部では、音質面を考慮し、なおかつある程度のダイ ナミック特性も満足するモデルとして、バー・ブラウンの OPA2604APを選択します。OPA2604の電気的特性を表4に示しま す。OPA2604APは極めて低いTHD + N特性と同時に十分なゲイ ン・バンド幅をもっており、音質面では信号経路にオールFETを 用いるなどの配慮がされています。ノイズ規格も前述のOPA627 と同等で、ダイナミック特性、音質面でEVM-1702でのポスト LPF部に最適なオペアンプです。

ポストLPF回路の設計

オペアンプによるアクティプLPFの種類は多くありますが、 THD + N特性、フィルタの位相特性、音質面を考慮し、EVM-1702では、反転型、多重帰還型の2次のLPFを構成することにし ます。反転型のためアナログ出力は位相が反転しますが、音質と 性能を優先させます。他にもGIC型といったLPFがありますが、 経験的にOPA2604との相性が最適とは言えないのでこの方式とし ました。図19に、ここで用いる2次LPFの基本回路を示します。

LPF特性の設計手順は一般的なものと同じです。一番重要なの はカットオフ周波数fcの設定で、経験上音質面に影響することが わかっています。オーディオ信号帯域は20kHzですが、少なくと も30kHzから40kHzまでは、その周波数特性をフラットにしてお くべきです。幸いデジタルフィルタによりサンプリング・レート は8fsとなっているため、100kHz以下のスペクトラム成分残留量 は-100dBレベルにあるので、20kHzを超えたところで急峻に フィルタリングする必要もありません。以下、図19におけるLPF の各CRコンポーネントの設計手順を示します。

fc : カットオフ周波数

	•		-	•		-	
A _o	:/	ゲー	())(A	, =	1)

$R = 1/(2\pi fc CR)$	式 (9)
C1 = C	式(10)

$C2 = 4Q^{2}(A_{O} + 1)C$	式 (11)

 $R1 = R/(2Q A_0)$ **±**(12)



図19.2次LPF基本回路

		OPA2604AP、AU			
パラメータ	条件	最小	標準	最大	単位
ノイズ 入力電圧ノイズ ノイズ密度:f=10Hz f=100Hz f=1kHz f=10kHz 電圧ノイズ:f=20Hz ~ 20kHz 入力パイアス電流ノイズ 電流ノイズ密度:f=0.1Hz ~ 20kHz			25 15 11 10 1.5 6		nV/√Hz nV/√Hz nV/√Hz nV/√Hz μVp-p fA/√Hz
開ループゲイン 開ループ電圧ゲイン	$V_o = \pm 10V$, $R_L = 1k\Omega$	80	100		dB
周波数応答 ゲイン・バンド幅積 スルーレート セトリングタイム:0.01% 0.1% 全高調波歪率+ノイズ (THD+N) チャンネル間分離	G=100 20Vp-p、R _L =1kΩ G=-1、10Vステップ G=1、f=1kHz V _o =3.5Vrms、R _L =1kΩ f=1kHz、R _L =1kΩ	15	20 25 1.5 1 0.0003 142		MHz V/μs μs % dB
出力 電圧出力 電流出力 短絡電流 出力抵抗、開ループ	$R_{L} = 600\Omega$ $V_{0} = \pm 12V$	±11	±12 ±35 ±40 25		V mA mA Ω
電源電圧 仕様電圧範囲 動作電圧範囲 電流 (両アンプ合計)		±4.5	±15 ±10.5	±24 ±12	V V mA

表4. OPA2604仕様

$R_2 = R/\{2Q(A_0 + 1)\}$	$R2 = R/{2Q(A_c)}$	₂ + 1)}	式(13)
---------------------------	--------------------	--------------------	-------

 $R3 = A_0 R1$

通常、通過帯域内レスポンスをフラットに設定するにはQの設 定をQ=0.707に設定します。実際のEVM-1702での定数は、fc= 80kHzとし、C=C1=1200pFとして各定数を設計しています。計 算値の定数は当然、E12シリーズ等の入手可能なものに置き換え ますが、この置き換え誤差によるカットオフ周波数の誤差は気に するレベルではありません。この定数での総合回路を図18に示し ます。

CRパッシブLPFへの対応

アクティブLPFはオペアンプを信号が通過するため、オペアン プの音質カラーがどうしても出てしまいます。シンプル&スト レートに固執するのであれば、ポストLPFをCRによる1次パッシ ブにすることも可能です。ただし、この場合6dB/octの特性か ら、8fs付近のスペクトラムに対する減衰量は-24dB程度となる ため、測定上はこの折り返し成分の影響があります。実際に1次 CR LPFを構成する場合は、図18のようにRP1(RP2)とCP1(CP2) で1次LPFを構成します。CR定数はカットオフ周波数fcに応じて 設定します。当然、オペアンプは除去し、RP5(RP6)の部分を ジャンパします。このポストLPFの構成は、個人の音質上の趣向 によりますので、どちらを選択するかは自由です。EVM-1702で は、オリジナルでは2次LPFを用いています。

アナログ出力回路

図18に示す通り、I/V変換、ポストLPFを通過した信号はその ままRO1(RO2)1000を介してEVM-1702のアナログ信号出力とな ります。これは、出力に対する保護とオペアンプの容量負荷での 発振対策を兼ねています。

回路設計のSummary

今までSuper HiFi DAC Board EVM-1702の回路設計の実際につ いて、種々の検討項目とともに解説をしてきましたが、回路とし ての設計はほとんど終わりました。ここで、回路設計のポイント につい再確認の意味も含めてのsummaryを行います。

デジタル部

デジタル部は、DAIレシーバCS8412とHDCDデコード、×8デ ジタルフィルタPMD100で基本的に構成しています。システム・ クロックは256fsで、DAC部へのインターフェースは20ビットを 選択しなければなりません。2ndPLLはオプションで、VCOモ ジュールV18M432を用います。イニシャルでは2ndPLLは実装し ていませので、ジャンパの設定によってクロックを切り替えます。

デジタル・アイソレータ部

ISO150がこのセクションの全てです。絶縁耐圧1500Vrmsによ り、デジタル/アナログ完全分離(アイソレーション)を実現します。

DAC部

ここでのキーポイントは、リップル・フィルタによるPCM1702 のノイズフリー、電源動作とパラレル接続による低ノイズ化、低 **査率化です。総合**THD + N**特性はほとんどこの**DAC部、PCM1702 の特性で決まります。

I/V変換部

式(14)

OPA627APのダイナミック性能と、I/V変換に要求されるダイ ナミック特性との比較、検証がここでのキーポイントです。優れ たI/V変換回路の設計にはまず、オペアンプの選択が重要です。

ポストLPF部

アクティブフィルタもオペアンプの選択と回路構成、カットオ フ周波数fcの設定が重要です。デジタルフィルタの特性を考慮し てこれらの構成を決定します。

ボード・レイアウトとパターン設計

回路設計は一応終了しましたが、実際に各回路の目標性能を発 揮させるためには、実装技術も重要な要素になります。EVM-1702では、当初の仕様設定で、2層パターン、基板サイズ297mm ×210mm(A4版サイズ)としましたので、全ての回路をこのサイズ に収めるようレイアウトします。レイアウトの際の大まかなパー ツ配置はA4の紙の上に主要パーツ(ソケット)を置き、電源、デジ タル信号の流れ、アナログ信号の流れをそれぞれ検討して、無理 のない接続になるように、いくつかの配置を試してみます。ま た、EVM-1702では、デジタル部とアナログ部は完全分離構成と なりますから、まずデジタル部とアナログ部を大きく分けます。 2層パターンの部品面は、デジタル部、アナログ部ともにベタグ ランドにします。

電源供給、デジタル・インターフェース入力、アナログ信号出 力の各入出力は基板のいずれかの側に揃えた方が基板として使い やすくなります。以下、セクションごとの実設計について解説し ますが、解説の都合上、Super HiFi DAC Board EVM・1702の完成 した図、部品配置を図20に、部品面パターンを図21に、半田面パ ターンを図22にそれぞれ先に示します。各部での共通する最も重 要なポイントは、電源のデカップリングで、デカップリング・コ ンデンサはICデバイスのピンにできる限り近接させて接続しま す。このことは、まず何よりも最優先させなければなりません。

デジタル部

デジタル部の主要パーツはCS8412、PMD100で、これらの信 号フローと電源供給を優先してレイアウトとパターンを考えま す。オプションの2ndPLL部はこれらと別にまとめます。比較的 スピードの速いクロック系はパターンラインが最短距離で接続で きるようにし、これを優先させます。H/Lの制御ラインはその分 長くなっても問題ありません。図22のように、電源パターンはで きるだけ太くし、特にスピードの速い256fs、384fsクロックには できる限りグランド・ガードをしてパターンを接続します。次に 優先させるのは実際のデータ・クロックで、LRCK、BCK、DATA の各クロックも余計な回り道をさせずに接続します。

デジタル・アイソレータ部

デジタル部パターンとアナログ部パターンは相互干渉防止のた め物理的に10mm程度の距離をおいて配置します。この間を



図20. EVM-1702部品配置図

۹ |⊕ o.c ∩°° 0 0 0., D°° 0 α : 0 0 o 8 o Β B 8 B 8 • ٩ o 0 0 ō **⊕**…°⇔ $\left[\right]$ 40 00011110111000 40 Û 0000000 8 Ô E N °°°°°°°°°°°° 00,0000 ° 0000 8;≔ 8 80 ത്താരം Ш aquanti mm 0 0 00 Prog 8 00.00 8 П 8 8 g 888 8 00000000 Ŋ a mail and a 8 11 0 0 0 888 000 0.0 00 0 0 0 C Tø

図21. 部品面パターンレイアウト



図22. 半田面パターンレイアウト

ISO150で絶縁伝送するので、両パターン間の隙に信号、電源パ ターンがはみ出ないようにします。

アナログ部

(1)DAC部

アナログ部での最重要設計ポイントは、DAC PCM1702のパラ レル接続用配置と、PCM1702のデジタル入力クロック(BCK、 DATA、LE)とアナログ系(I_{out}、各デカップリング)との分離で す。PCM1702の入力クロックと、特にアナログ出力I_{out}は物理的 に離し、両者のパターンは絶対にクロスしないようにしなければ なりません。

実際のPCM1702の配置を考えた場合、まず、基板の中心側か 外周部どちらかにデジタル系クロックをまとめることを考えま す。これは、逆にアナログ部をどちら側に配置するかということ になります。今回は、PCM1702をパラレル接続するため、 PCM1702のI_{out}はできる限り最短距離で接続し、同時にI/V部へ も最短距離で接続しなければなりません。したがって、 PCM1702のピン配置からI_{out}を含めたアナログ側は基板中心部へ 配置することとします。また、PCM1702の内部動作で説明した 通り、特に-V_{cc}ラインは対ノイズ性を考慮しなければなりません ので、パターンラインは比較的太くし、ストレートに引きます。

図20、図21、図22からわかる通り、これらの条件を考慮し、 I_{out}については、DACから±V_{cc}ラインの外側で各DACのI_{out}と接 続するようにし、半田面にもグランド・ガードをして補強しま す。アナログ部を基板内側に配したため、DACへの各クロックは 基板の外周部にパターンラインを引いています。±V_{cc}および ±V_{DD}の各ピンの電源デカップリング・コンデンサの位置はICデバ イスに非常に近接させています。

(2)I/V部、ポストLPF部

I/V変換部においては、オペアンプOPA627の反転入力(ピン2) が最もノイズに敏感となるので、I_{OUT}ラインが最短で接続される ようにし、帰還抵抗RF等のパターンもなるべく最短距離で接続 します。

I/V変換後のアナログ電圧出力は、ポストLPF部から基板上の 出力端子までストレートに信号が流れるようにパターン・レイア ウトします。また、EVM・1702では、ポストLPFの構成をイニ シャルで2次アクティブとし、CRの1次パッシブも可能にしてい ますので、ここでは使用するコンデンサの種類(形状、大きさ)を 考慮し、CP1、2の部分は若干のスペースをとるようにします。 また、このセクションでも、アナログ信号のリターン・インピー ダンスを極力低くし、信号をガードするため半田面でのグランド を補強しています。

(3)電源およびリップル・フィルタ部

この部分での設計ポイントは、電流量の多い電源ライン、特 に-V_{cc}ラインのパターン幅を比較的太くしてレイアウトします。

ダイナミック特性テスト

さて、今まではSuper HiFi DAC Board EVM-1702 の回路および パターン(基板)設計に関し解説してきましたが、ここでは実際の 組み立ておよび完成したSuper HiFi DAC Boardのダイナミック特 性について実測、評価を行い、当初の目標スペックに対しての実現 度合いも含めて考察します。

テスト条件

(1)測定帯域

通常、EIAJ等で規定されているCDプレーヤの測定法では、急 峻な減衰カーブを持つカットオフ周波数20kHzの測定用LPFで理 想的な帯域制限を行います。これは、帯域外スペクトラムを完全 に除去できていないと正確な測定が行えないためで、0.0015% オーダーの歪や120dBのS/N比を測定するためには欠かせませ ん。一方、Super HiFi DAC Boardにおいては、 - 100dB以上の阻 止帯域減衰量をもつデジタルフィルタと2次ポストLPFとの組み 合せにより、帯域外スペクトラムの除去は20kHz測定用LPFを必 要とするほど残留していないので、ここでの測定では測定器に内 蔵されている22kHz、30kHzのLPFを用いての測定を行います。 また、PCM1702はマルチビット型DACであり、一般的な1ビット デルタ-シグマ型DACと異なり、帯域外で上昇するノイズ・シェー ピング特性をもたないことにもよります。

(2)デジタル信号源と測定器

- デジタル信号源としては大別すると、
 - *CDプレーヤのテストディスク再生でのデジタル信号(16 ビット)
 - *SYSTEM-ONE(Audio Precision社)のデジタル信号(16ビッ トから24ビット)

があり、データ分解能については、CD Test Discは当然16ビット のみで、SYSTEM-ONEでは、設定により16ビットから最大24 ビットまでに対応できます。これらはテスト項目、目的に応じて 使い分けます。また、SYSTEM-ONEでは、そのデジタル信号に 一種のディザが含まれていると思われ、測定値が例えばCDの Test Discに比べて若干悪くなる傾向があります。どちらの信号源 もSuper HiFi DAC BoardにはS/PDIFでインターフェースしてデ ジタル信号入力とします。THD + N、ダイナミック・レンジ、 S/N比の各主要ダイナミック特性は同様に、大別すると

* #725 THDアナライザ(シバソク社)

*SYSTEM-ONEオーディオ・アナライザ(Audio Precision社)

で測定します。各測定器に付属しているフィルタ類は、

#725 : 400Hz HPF、 30kHz LPF、 100kHz LPF、 A-Filter SYSTEM-ONE : 10Hz HPF、 22Hz HPF、 100Hz HPF、 400Hz HPF、

> : 22kHz LPF、30kHz LPF、80kHz LPF、 100kHz LPF、A-Filter

で、原則として、#725では400Hz HPF、30kHz LPFをON、 SYSTEM-ONEでは400Hz HPF、22kHz LPFをONで用います。ダ イナミック・レンジやS/N比の測定では、EIAJ規定によりA-Filter をONします。いずれの測定器でも、結果的には同一信号源、 同一フィルタでの測定結果の値はほぼ一致しており、その差は 0.5dB以内です。

(3)ダイナミック特性テスト・ブロックダイアグラム

実際のテストブロック図を図23に示します。信号源はSYS-TEM-ONEまたはCDテストDiscで、測定側はSYSTEM-ONEまた は#725 THDアナライザを用い、スペクトラム測定にはFFTアナ ライザを用います。これらは、測定項目、目的に応じて適宜使い 分けてください。例えば、連続するリニアな信号変化(レベル、 周波数)をパラメータとする場合や、20ビット分解能の場合は SYSTEM-ONEを用います。

(4)基本測定条件

今回のテストにおける基本測定条件は、特に記述のない限り下 記によるものです。

- *サンプリング周波数fs = 44.1kHz
- *信号周波数fa = 1kHz
- *400Hz HPF ON、22kHzまたは30kHz LPF ON
- *電源電圧V_{DD} = +5V、V_{CC} = ±5V、V_A = ±15V

テストデータ

ここでは、各ダイナミック特性やその他の特性の実測結果の データを示します。

(1) THD+N特性

THD + N特性は、このボードの非直線性とダイナミック動作時 の雑音を表わすもので、対レベルおよび対周波数の項目について データ・ビット長(16ビット、20ビット)の各パラメータで測定し たものです。図24にTHD + N対レベル特性、図25にTHD + N対 周波数特性をそれぞれ示します。

PCM1702は、20ビットの分解能を有しているため、16ビット データでは16ビットデータのもつ量子化雑音レベルによって THD + N値が制限されます(PCM1702の歪成分よりデータの量子 化雑音レベルのほうが大きい)。20ビットデータでは、PCM1702 のTHD性能がそのまま現われ、メジャー・キャリーでの歪のバラ



THD + N対周波数特性 NOID PRICISION D-A-TH (ic) & \$10-H(40) -+ 624710(He) 26 808 57 10:10:161 20.0 11111 40 (14) 100 111 4.94 -126 THD+N vs Frequency, DAI input-snelog output

25.



図23. テスト・ブロックダイアグラム

ツキが見られます。ただし、微小信号領域での特性は極め て良好であり、実質的なダイナミック・レンジは非常に優れ ています。いずれにしろ、当初の目標スペックであるTHD+ N: 0.002% (16ビット)、0.0015% (20ビット)はクリアしており、 THD特性としては満足のいく結果となっています。

(2) -74dB出力スペクトラム

これは、HDCDテストディスクによるもので、Normal(通 常)CDとHDCDとの実質的な分解能(ダイナミック・レンジ)の 差を確認することができます。図26が通常CD、図27がHDCD によるものです。 ノイズ・フォロワ・レベルは信号レベルに対 して、HDCD再生では通常CDより6dB低くなっており、 HDCDではダイナミック・レンジが6dB(1ビット)拡大されて いることがわかります。

(3)-90dB出力波形

図28の16ビット分解能では、-90dB出力での信号ステップ はゼロを中心に3値しかありませんが、図29の20ビット分解 能では、分解能に応じたステップでの再生が可能であり、 -110dB以下の微小信号レベルに対しても実質的な分解能があ ることを示しています。

-74dB出力スペクトラム(通常のCD) Walks A

図26.





今までの各種特性の測定結果から、Super HiFi DAC Board (EVM-1702)は特性面で極めて優れた性能をもつことが確認で きました。特に実動作時の帯域内ノイズは非常に小さく、透 明感の高い、抜けの良いかつ重厚な音質が期待できます。

Contents

さて、以上Super HiFi DAC Boardの設計と評価について 解説しましたが、DACデバイス・メーカーとしての立場から の観点での設計思想が中心であることは否めません。ただ、 バー・ブラウンの製品を採用していただくにあたり、ここで 紹介したPCM1702を始めとする各デバイスの能力を最大限 に発揮させるための数々の応用技術についてできる限りの 説明をしたつもりです。製品設計者の皆さんが、それぞれ の開発製品における設計参考としてこのアプリケーション・ ノートを利用されることを期待します。







(ANJ1082A)

図28.